기억보단 기록을

Chess_SoC 수강정보 : ITEC0412-001/SoC 설계 및 프로그래밍/문병인 교수님 SoC 설계 및 프로그래밍 강의를 수강하면서 진행한 텀프로젝트를 정리하여 공유한 포트폴리오입니다. Github reposotory GitHub - Kim-Jiwan/Chess_SoC Contribute to Kim-Jiwan/Chess_SoC development by creating an account on GitHub. github.com 1. 프로젝트 개요 본 강의에서 학습한 verilog HDL, C 프로그래밍, FPGA 및 xilinx vivado를 사용하여 제작한 프로젝트입니다. 사용한 HW는 7segment, text lcd, TFT lcd(4.3inch), pushbutton 입니다. 본 repo..

- 본 카테고리의 게시물은 경북대학교 전자공학부 송대건 교수님의 '전자공학종합설계1, 2'(이하 전프)를 수강하며 작성한 게시글 입니다. 어제인 3월 7일 전프의 Orientation이 진행되었습니다. 작년 12월에 면접을 통해 송대건 교수님과 전프를 진행하는 것은 확정이 됐지만, GPU와 PIM이라는 키워드 외에는 어떻게 진행되는지 전혀 모르고 있었습니다. 어제 저녁 6시부터 대략 1시간동안, 앞으로 1년동안 어떤 연구를 진행하게 될지 overview를 전달받았습니다. 제가 조장을 맡았고, 저희 조는 6명이서 GPU에 대한 연구를 진행할 것 입니다. 저는 카카오톡으로 협업을 진행하는 것을 선호하지 않기 때문에, 저희 조는 Slack이라는 협업툴을 이용하기로 했습니다. 저말고는 Slack을 접해본 팀원이..

SoC분야에서 IP(Intellectual Property)는 재사용이 가능하도록 잘 정리, 정의된 모듈을 의미합니다. 이때 IP를 재사용하는 이유는 처음부터 재설계를 하면 개발시간이 너무 오래걸리기 때문입니다. 이는 time to market을 떨어트리고 결국 chip을 생산하는 회사의 수익감소로 이어져서, 대부분의 SoC 제조사들은 ARM 사에서 IP를 구입해서 개발을 진행한다고 합니다. 위 사진은 삼성에서 만든 AP(Application processor)인 Exynos 7420입니다. 이러한 Architecture만을 통해서는 동작을 자세히 이해할 수는 없지만, core, cache, ISP 등이 bus(ABMA라는 protocol을 따릅니다.)를 통해 interconnected된 것을 확인할 수..

논리회로설계 In Class assignment로 나온 16bit ALU 설계입니다. 최상위 module은 ALU이고 하위 module이 5개(+, -, *, /, 4 to 1 MUX)가 있습니다. input은 16bit a, b, 2bit select signal이고 output은 16bit z입니다. module의 hierarchy와 structure을 도식화해보면 다음과 같습니다. 위 그림을 보면 다음을 알 수 있습니다. ⅰ) Add, Sub, Mul, Div module 각각에 input a, b가 들어간다. ⅱ) MUX의 input으로 들어가는 arithmetic module의 output을 wire로 선언해야한다. ⅲ) MUX의 output이 ALU의 output이 된다. ⅳ) sel sign..